[Translation]

(19) Japan Patent Office (JP)

(12) Patent Release (A)

(11) Patent Application Release

Sho.61(1986)-133666

(43) Release Date: June 20, 1986

(51) Int.Cl4 H 01 L 29/78 21/302 29/60

Identification No.

Agency Control No.

8422-5F

8223-5F

Examination Request: Not yet requested Items in Application: 1 (Total 4 pages)

(54) Name of Invention: Method of Manufacturing

Semiconductor Device

(21) Patent Application: Sho.59-255407

(22) Application Date:

December 3, 1984

(72) Inventor:

Susumu Yamasaki

c/o NEC, Ltd.

33-1 Shiba 5-chome

Minato-ku, Tokyo [Japan]

(71) Applicant:

NEC, Ltd.

33-1 Shiba 5-chome

Minato-ku, Tokyo [Japan]

(74) Agent:

Susumu Uchihara, Patent Attorney

Specifications

Name of Invention: Method of Manufacturing Semiconductor Device

2. Scope of Patent Application

(1) In a method for manufacturing a semiconductor device that includes an insulated-gate field-effect transistor, a semiconductor manufacturing method which is characterized by including --

- a process that forms the gate electrode of the aforementioned insulated-gate field effect transistor,
- o a process that forms an oxide film on the entire surface,
- a process that selectively forms a diffusion layer with a low impurity concentration, using the above-noted gate electrode as a mask,
- a process that forms and processes a silicate glass film consisting of phosphor-silicate glass or phosphorsilicate glass containing boron, and
- a process that dry-etches the entire surface of the above-noted silicate glass film to leave said silicate glass film only on the side surfaces of the above-noted gate electrode and so forms its sidewalls.
- (2) A manufacturing method for the semiconductor device described in Scope of Patent Application Item (1) in which the phosphorus concentration in the phosphor-silicate glass is 10 mole-percent or more, the boron concentration of the boron-containing phosphor-silicate glass is 5~15 mole-percent and phosphorus concentration is 4~10 mole-percent.

3. Detailed Explanation of Invention

Field for Commercial Utilization: This invention is one bearing on a method of manufacturing a semiconductor device that includes an insulated-gate type field effect transistor having an LDD (lightly doped drain) structure.

Usual Technology With the short-channeling of insulated-gate field-effect transistors (hereafter, MIS [metal-insulated semiconductor] transistors), hot carriers become easily injected into gate oxide film since the drain field has become higher, and so seriously degrade the traits. Especially noticeable are such trait fluctuations as in gm or N-channel MIS transistors' path-value [?? word not fully legible -- Translator] voltages due to hot electron injection. The LDD structure is one typical of ways for modifying a drain field by the device's structure and so reducing hot carrier injections.

Figures 2(a) and (b) are schematic cross-sectional diagrams to illustrate an example of the method of manufacturing the usual semiconductor device having an MIS transistor with an LDD structure. As shown in Figure 2(a), after making an n-layer as a low-concentration diffusion layer, one uses CVD and RIE (reactive ion etching) to leave oxide film on gate electrode 3's side surfaces to form CVD-oxidized sidealls 5.

^{*[}Bullets added by translator for ease of reading.]

Next, one forms n⁺ layer 6 as a high-concentration diffusion layer, as shown in Figure 2(b). Her, one keeps n⁻ layer 4's voltage low between the effective source and drain so as to suppress hot-carrier injection into gate oxide film 10. In Figures 2(a) and (b), 1 is a P-type silicon substrate, 2 is a field oxide film and 9 is a thermal-oxide film.

Problems the Invention Seeks to Resolve

In this usual example of an LDD structure, the formatting of CVD-oxidized sidewall 5 must be done with extra RIE, considering the thickness variations in the CVD oxidized film on the [word illegible] and variations in intra-wafer etching by RIE. However, with over-etching the substrate will be etched in the source and drain regions and become the cause of source/drain junction leaks. Short-channeling of an MIS transistor is a problem in having junction leaks occur more easily the shallower the junction is.

So, this invention's aim is to resolve the above problems by providing a method of manufacturing a semiconductor device that includes forming sidewalls on its gate electrode so that the transistor traits will not degrade even if overetched by RIE, and includes an MIS transistor with the LDD structure.

Means to Resolve the Problems: In a method for fabricating a semiconductor device containing an insulated-gate field effect transistor, this invention's method of manufacturing a semiconductor device has a process to form a gate electrode of the above-noted MIS field-effect transistor, a process to form an oxide film over the entire surface, a process to selectively form a diffusion layer with a low concentration of impurity, using the above-noted gate electrode as a mask, a process to form and heat-process a silicate glass film consisting of phosphor-silicate glass or phosphor-silicate glass containing boron, and a process to dry etch the entire surface of the above-noted silicate glass film so as to leave it only on the side surfaces of the above-noted gate electrode as a sidewall.

Application Example

Below I will explain an application example of this invention while referring to the figures.

Figures $1(a) \sim (d)$ is a schematic cross-sectional diagram of the device to explain one application example of this invention.

As in Fig. 1(a), on P-type silicon substrate 1 one uses normal methods to form field oxidized film 2 and oxidized gate film 10, to form gate electrode 3 by patterning, e.g., a polysilicon layer, and also forms thermal-oxide film 9 over the entire surface. After that one uses ion-injection with gate electrode 3 as a mask to form n film 4 as a diffusion layer with a low impurity concentration. Next one forms PSG (phosphor-silicate glass) film 7 containing a high phosphorus concentration, e.g., 10 mole-percent or more.

Usually, instead of PSG film 7 with its high phosphorus concentration, a CVD-oxidized film is used, as shown in Figures 2(a) and (b); but the enroachment (overhang) of a CVD-oxidized film such as shown in Figure 1(a) can intrude on the sides of gate electrode 3. Such overhang will become a big problem if the sidewalls are very narrow. On the other hand, with high-phosphorus PSG film the same kind of overhang is seen after film deposition as with CVD-oxidized film. But after the PSG film is deposited, one can do thermal treatment. for instance 5~10 minutes in a steam environment at 800~900°C as shown in Figure 1(b) to make PSG film 7 sag and fully embed the above-noted overhang.

Next, as shown in Fig. 1(c), one etches the entire surface by RIE to form PSG sidewalls 8. Since a high concentration of phosphorus is now contained in PSG film 7, one can make the niching selectivity ratio of thermal-oxide film 9 some 1:4 to 1:5 by choosing the dry etching conditions. The higher the phosphorus concentration in PSG film 7, the higher one can make the selectivity ratio. Also, when using the usual CVD-oxidized film as a sidewall, whereas the selectivity ratio with underlying thermal-oxide film 9 is nearly 1:1, it is 1:4 to 1:5 with PSG film 7. So, no damage is done to the surface of the underlying silicon substrate by over-etching, nor are junction leaks to be seen.

Then, as shown in Fig. 1(d), one forms n^+ layer 6 as a high-concentration diffusion layer. Next one successively forms the element separator film [? Assumed from unclear word-Translator], a contact hole and electrode.

PSG sidewall 8, with its high phosphorus concentration, has a marked porosity, so that it is desirable to remove it after forming n^+ layer 6. If an etching solution made up of $HF:H_2O=$ a ratio of 1:50 or 1:60 is used for removal by etching, one can make the etching rate of underlying thermal-oxide film 9 to PSG sidewalls 8 1:50 or 1:60 and so can remove just PSG sidewalls 8 with scarcely any reduction in the thickness of field oxide film 2, et al.

In the above application example I used PSG film; but the same effects can be obtained also by using boro-phosphor-silicate glass (BPSG) with a boron concentration of 5~15 mole-percent and phosphorus concentration of 4~10 mole-percent.

Effectiveness of Invention: As explained above in detail, this invention employs the above means by which one can manufacture a high-throughput, high-reliability semiconductor device which contains an insulated-gate field-effect transistor with an LDD structure and little occurrence of junction leaks.

4. Simple Explanation of Figures

Figures $1(a) \sim (d)$ and 2(a) and (b) are respectively schematic cross-sectional diagrams to explain the fabrication of one application example of this invention and of the usual case.

- 1 ... P-type silicon substrate
- 2 ... Field oxide film
- 3 ... Gate electrode
- 4 ... n layer
- 5 ... CVD-oxidized film sidewalls
- 6 ... n⁺ layer
- 7 ... PSG film
- 8 ... PSG film sidewalls
- 9 ... Thermal-oxide film
- 10 ... Gate oxidized film

Agent: Susumu Uchihara, Patent attorney



JAPANESE PATENT OFFICE

US4628012 FOR JP61133555

PATENT ABSTRACTS OF JAPAN

Explosion-proof, hermetically sealed galvanic cell

Publication date: 1986-12-09

Inventor(s): SPAHRBIER DIETER (DE) Applicant(s): VARTA BATTERIE (DE)

Application Number: US19850799945 19851120 Priority Number(s): DE19843443453 19841129

IPC Classification:

EC Classification: H01M2/02B6B, H01M2/12

Equivalents: CA1264803, DE3443453, EP0184648, B1, IL77025

Abstract

In a hermetically sealed cell, the housing is formed by two metal cylinders which are each closed at one end and which are pushed over one another to obtain a press-fit such that, with the interposition of an intermediate insulating layer made from a plastic material, the cylinder which forms the lid of the cell can be pushed off from the cylinder which forms the can of the cell only in response to a predetermined internal pressure. High internal pressures which are lower than the bursting pressure for the cell, generated by the excessive release of gases or vapors, are permitted to escape through vent holes, if necessary, which become exposed in increasing number after being uncovered during separation of the lid from the cup.

⑱ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭61 - 133555

Mint Cl. 4

識別記号

庁内整理番号

⑩公開 昭和61年(1986)6月20日

H 01 M 2/12

101

6728-5H

審査請求 未請求 発明の数 1 (全4頁)

砂発明の名称 防暴性密閉電池

②特 願 昭60-267623

❷出 願 昭60(1985)11月29日

優先権主張

砂1984年11月29日砂西ドイツ(DE)砂P3443453.4

79発 明 者

ディーター・スパール

ー・アクチエンゲゼル

ドイツ連邦共和国ケルクハイム・フィツシュバツハ・タウ

ピール

ヌスブリック 9

⑪出 願 人 ヴアルタ・バツテリ

ドイツ連邦共和国ハノーヴァー21・アム・ライネウーファ

- 51

シヤフト

⑩代 理 人 弁理士 矢野 敏雄 外1名

明朝日本

- 1 発明の名称 防爆性密閉型 電池
- 2 特許額求の笕曲

 - 2. 弁孔(5)がオーパーラップ区域の下知近くに設けられている特許額求の范囲第1項記 域の気泡。

- 3. 他の弁孔(5)が第1円筒(1)の幾中に オーパーラップ区域の下端から同じか又は異なる距離に存在する特許的求の質屈第2項配像の気池。
- 4. 弁孔(5)がオーパーラップ区域の下端からの距離と共にその設が増して分布している 特許額求の領囲第3項記載の領池。
- 5. 中間配置された納砂部(4)が第1円筒 (1)を包囲する収除チュープである特件額 求の短囲第1項から第4項までのいずれか1 項配線の環池。
- 6. 中間絶疑部(4)は第1円簡(1)の外面 か又は第2円筒(2)の内面のプラスチック 層より成る特許間求の範囲第1項から第5項 までのいずれか1項配限の電池。
- 7. 中間 締 疑 部 (4) が、 第 1 円 筒 (1) の 開 放 場 を 越 え て 重 な つ て お り か つ 円 筒 (1) の 外 面 の 少 な く と も オ ー パー ラ ン プ 区 校 を 包 囲 す る 開 放 プ ラス チン ク キ ヤ ン プ よ り 閝 成 さ れ て い る 等 許 篩 求 の 筑 囲 第 1 項 か ら 郎 5 項 ま で





のいずれか1 毎日頃の 日油。

- 9. 円筒状ケーシングがプラスチック貼合せ金 図箔(7、8)により包囲されている特許的 求の範囲第1項から第8項までのいずれか1 項配数の気油。
- 10. 外側の円筒の套面が少なくとも1個の切り 欠き(9)を有する特許額求の電田第1項か 5 郎9項までのいずれか1項配徴の電池。
- 3 発明の詳細な説明

遼衆上の利用分野

(3)

球体は通路口の上方で低い変形度で断しいパッキング位置を占め、これは少なくとも過圧の放 出を排気口を避して可能にする。

西ドイツ国等許山原公告第2620466号明細はから公知の配がス装留では、 閉紅部が為接着性工材より成り、 この工材が監部中に資而している排気口を築ぎかつ更に 酸部の舟形の游に挽着する。 桁応して高い 速定圧に 遠したら、 工材は震部の排気口を耐して流出し、 かつ過圧は 気心内部から外部に向つて 評される。

他の公知の得避、例えば英麗特許第 1445043 号明細 B によれば電池ケーシングに耐破器性の ために所定破跡位置を設けておく。

常用の作助条件下の電池の総発は極めてまれ に起るが、例えば電池をわざと又は不住意に火 の中に投げ入れたり又は一次電池が許容されな い観負荷される場合も容碌しなければならない。 発明が採決しようとする問題点

それ故本殊別は、冒頭に挙げた慰慰の名池に 関して、最小の智造上の経営で、高まつた内圧

従来の技術

耐御れ性にケーシングが密閉された電池を規定に則つて使用しなかつたり又はそれが非常に強い配荷、渦熱等のような著しい負荷を受ける場合に、一般に耐視れ性は電池が不自然に破破される危険性を内包している。その結果として、異常な内部のガス・又は殺鬼圧が生じ、最後にはこの内圧は電池ケーシングの嫌発により解問される。

それ故、爆発を回避する多くの公知の手段は 磁圧性装置を基礎とする。例えば、 西ドイツ 国 特許公開第3206607号明細 研によれば密 関型 電池の 戴上に尖锐な ネジ を設置し、 その 茲 が 電池の 内圧の 結果 膨張 する 瞭 に ネジ が その 茲 に は 流してその 内容物 が 押 出 される。

英国 特許 第 1 3 3 6 5 6 7 号明 細 啓 か ら は ア ル カ リ 電 池 の 放 出 弁 が 明 ら か で あ り 、 こ の 場 合 強 く 変 形 す る エ ラ ス ト マ ー 製 球 体 が プ レ ス 嵌 め で ガス 路 を 閉 窓 し 、 球 体 は そ の ガス 路 か ら 著 し い 高 圧 に よ つ て の み 押 し 出 さ れ る 。 更 に 、 こ の

(4)

による電池の爆発を破実に同避する閉鎖装置を 明示するという瞬題をペースとする。

問題点を解決するための手段

本発明によれば、この課題は特許額求の短囲 第1項の特徴部分に記憶の手段により解決される。

突 施 例

次に、本発明による目的を添付関面につき 跟する。



特周昭G1-133555(3)

しかし有利には孔径を容器をごうプラステンク 施穂部4の厚さより小さくすべきである。少な くとも1個の孔はオーパーランプしている区域 の下増近くに設けるべきである。第2回によれ ば、他の孔はオーパーランプ区域の下増から更 に随れて存在してよく、その際に第3回に図示 したような分布が特に有利であり、つまり孔の 酸はオーパーランプ区域の下始からの距離が大 全くなるのに伴なつて増加する。

更に、 郎 1 図では、 茂 2 の突出部とバランスをとるための堅さ約 0.3 四である容器貼合せせるが設けられている。この上に仕上げ部とも 7 及びラペルを付けるためのキャリアとしての 2 及 8 が設けられている。 殊に、 金 図 名は 以 3 クロアルミニウム 格であり、 プラスチンク 6 の 代りに、 プラスチンクを貼合せた金 以 6 の 代りに、 プラスチンクを貼合せた金 の 6 の 代りに、 プラスチンクを貼合せた金 の 6 を 節 単 なのは 金 凶 倍 を 単 独 で 使 用 する ことができる。

(7)

は他製品において許容されない程度い内圧が 生じた場合に、 は他は第2円筒2が第1円筒1 から押しのけられることにより第1円筒に応 する。 膨張型効はその場の圧倒圧及びプラステ ック/金段の停止で接により初めは短してステ われる。 しかしサイドスリップする円筒の改が われる。 しかしサイドスリップする円筒の かれを次々と開放し、かつ過剰分のガスが 母によっては少ほのほぼれているプラスが 母によっては少ほのほとれているプラスが 日によっては少ほのほとれているプラスが のを可能にする。それにもかかわらす しかしプラステック語の利点は、本来のパッキング距回(オーパーラップ区域)を越えて低びている沿面距距の延長部と低められた遊過性である。

簡勝部 4 の材料としては、 常用のパツキング 用プラスチック、 例えばポリプロピレン、 ポリエチレン、 ポリプロピレン共産合体、 ポリアミド・ナイロン、 更にまたゴム又は 節気化 炭化 水 深 近合体、 その中では ポリテトラフルオルエチレンが 酸当する。 第 1 円簡 (容器) 1 の外面と は 2 円筒 (茲) 2 の内面に相応するプラスチック 2 が 10 が 10 け 5 れる。

場合により 慰を随すに当り例えば第2図では 館 郊 4 として収額チュープの使用が有利であるとして挙げられ、 客器 1 の オーパーラップ 部 分を例えば球体リング (Kugelkranz) で巻く ことによりその直径を簡単に小さくすることが でき、 それにより亞 2 と一線になる 套面 が得られる。 しかしこの場合には、 険 優 物質を予め容 器中に取り付けると有利である。 容器を収額チ

(8)

発生する場合、選2は更に押し上げられて他の 新しい孔5が開放される。これにより、"必要 に応じた"圧力調節が行なわれる。それ故、弁 孔は、 遊のはずれが大きくなる穏作用する。弁 孔5はいわば透過のパイパスを形成する。しか し関昇の場合は凝発が起る前に、関節された圧 力で選2を"飛び去らせる"だけで電池の圧力 を 深放した。このようにして、 愛発的破場は同 避される。

The second second second second second

ラップ度には、パッキングプラステックとケーシング金属との間の砂止原 抜も一緒に関係し、 砂止原線に関しては砂止原 熱係酸に関する基原 館 40 が要から明らかである。

円筒の大きさが変らない場合、 説択される オーパーランプ 放は 開放 圧 化 比 例 する。 包 池 の 度 径を よ り 大 き く する 原 に は 、 不 変 の 単 位 内 一 ラ ン プ 区 板 を 大 き く する た か に か に か に か と な で か る 。 こ の こ ペ ー ラ シ か の な 親 則 と し て が の 長 さ と が 明 か っ シ で か か の 直径 に 比 例 す こ と が 明 に よ れ ば オ ー パ ー ラ シ プ グ の 直径 の 比 は 1 : 1 ~ 1 : 4 で ある。

この特別な閉境装置により、制御し帯ない客器の破壊をもたらす登しく高い過圧が誤つた数作(充包突喚、 図客し帯ない加係)により生じることもなく、 どの圧力で及び容器のどの位置で押し上げるかが決められている。

ケーシングの円筒相互の滑助分離は両方の円

(11)

うに選択されている場合である。この場合、円 簡体は停止度限を失うので低い内圧で既に相互 に預励し、同じ記述が窒温ではむしく高いガス 圧、例えばるロパールまでのガス圧に抵抗性で ある。それ故、同じ記述が、相互に左右されな い内圧の最高値と温度の最高値に反応しかつ開 放することができる。

4 図面の簡単な説明

第1図は本発明による記池のケーシングの維 所面図、第2図は他の形状のケーシングの機所 面図、第3図は第2図によるケーシングの容器 としての円筒を内面から示した図である。

1 … 節 1 円筒、 2 … 第 2 円筒、 4 … 絶 壁 節、 5 … 弁 孔、 7 … プラスチック 箱、 8 … 会 目 箱、 9 … 切り欠き


代理人 弗朗士 矢 野 は 雄



簡が完全に分譲するまで行なわれる必要がない。 それというのも、容器中に元彩存在する小さな むだ容むが健かに大きくなるだけで既に圧力の 解放が始まるからである。それ故、押しのけ恐 助が停止する。

及校に、本発明による包述の開放機构は、若 しい温度上昇の場合にも概能する。つまりパッ キング材料がその爲挙動の点で、所定の温度。 例えば使用した電路液の游遊温度で鉄化するよ

(12)



1... 第1円筒

2... 第2円筒

4... 枪杖部

5... 介孔

7... プラスチツク箔

8... 金氮菊

9... 切り欠き